PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-250735

(43) Date of publication of application: 08.11.1991

(51)Int.CI.

H01L 21/3205 H01L 21/82 H01L 27/04 H01L 27/118

(21)Application number : 02-047976

(71)Applicant : FUJITSU LTD

FUJITSU VLSI LTD

(22) Date of filing:

28.02.1990


(72)Inventor: MORITA AKIO


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To easily estimate the power-supply drop value of a power-supply interconnection and to make an internal level easily uniform by a method wherein the power-supply drop value of the power-supply interconnection is changed nearly linearly with reference to an interconnection length.

CONSTITUTION: An internal cell region 2 on a substrate 1 is provided with internal cells 3 of M lines and N rows. Power-supply interconnections 5 of the same power supply are installed so as to be extended from one pair of input/output cell regions 4 faced in the line direction of the internal cell regions 2 up to at least one or more maximum (M-1)-th internal cells 3. As a result, the power-supply interconnections 5 with reference to the





individual internal cells 3 are formed without being missed and the power-supply interconnections 5 extended from one pair of faced input/output cell regions 4 are formed so as not to be crossed. In this manner, the power-supply drop value of the power-supply interconnections 5 is changed nearly linearly with reference to an interconnection length. Thereby, the power-supply drop value of the power-supply interconnections 5 can be estimated easily, a discrepancy between an initially estimated power-supply drop value and an actual power-supply drop value can be reduced, and an internal level can be made easily uniform.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

庁內監理番号

四特許出關公開

平3-250735 ⑫ 公 開 特 許 公 報 (A)

⑩公賜 平成3年(1991)11月8日

@Int.CL.5 H 01 L 21/3205 21/82 27/04 27/118

•

 \mathbf{D} 7514-5F

> 6810-5F H 01 L 21/88 8225-5F 8225-5F

審査請求 未請求 請求項の数 1 (金6頁)

99発明の名称 半導体装置

> 创特 平2-47976

平2(1990)2月28日 魯田

四発 明 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル 矞 晃 \mathbf{z} 生

織別記号

エスアイ株式会社内

创出 賦 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

人 顔 出① 富士通ヴイエルエスア

愛知県春日井市高蔵寺町2丁目1844番2

イ株式会社

创代 理 人 **弁理士** 并 桁 外2名 貞一

i. 発明の名称

半導体装置

2. 特許請求の範囲

越板(1)上の内部セル領域(2)に内部セル (3)をM行N別形成し、基板(1)外周の入出 カセル領域(4)から内部セル領域(2)に同一 電源の電源配線(5)を形成して各内部セル(3) に竜源を供給するようにした半導体装置において、

前記電源配線(5)を内部セル領域(2)の行 方向において対向する一対の入出力セル領域(4) からそれぞれ少なくともも個以上最大(M~1) 國目の内部セル (3)まで、又は内部セル領域 (3)の列方向において対向する一対の入出力セ ル領域(4)からそれぞれ少なくとも1個以上最 大(N~!) 個目の内部セル(3)まで延設する とともに、各内部セル(3)に対する電源距線 (5)の配線瀕れがなく、かつ、対向する一対の 人出力セル領域(4)から延びる電源配線(5)

を交差しないように形成したことを特徴とする半 媒体装置。

3.発明の詳細な説明

[假要]

半導体装置に係り、詳しくは内部セル領域の各 内部セルに対して電源を供給する電源配線に関し、

電源配線の電源トロップ値を配線長に対してほ ぼ線形的に変化させることにより、貧原配線の電 題ドロップ値を見込み易くすることができるとと もに、当初見込んだ冠旗ドロップ値と実際の電源 ドロップ値とのずれを小さくすることができ、さ らに内部レベルの均一化を容易に行うことができ る半導体装置を提供することを舞的とし、

基礎上の内部セル領域に内部セルをM行N列形 成し、誑仮外周の入出力セル領域から内部セル領 域に同一種源の超源配線を形成して各内部セルに 電源を供給するようにした半導体装置において、 **雨記電源配線を内部セル領域の行方向において対**

特別平 3-250735 (2)

向する一対の入出力セル領域からそれぞれ少なくとも1個以上最大(M-1)個目の内部セルまで、又は内部セル領域の列方向において対向する一対の入出力セル領域からそれぞれ少なくとも「個以上最大(N-1)個目の内部セルまで延設するとともに、各内部セルに対する電源配線の記録漏れがなく、かつ、対向する一対の入出力セル領域から延びる電源配線を交換しないように形成した。

〔産業上の利用分野〕

本発明は単導体装置に係り、詳しくは内閣セル領域の名内部セルに対して電源を供給する電源配線に関するものである。

近年のゲートアレイ等の半確体装置は、ますます大規模で高集役なものが要求されている。そのため、大規模化、高集積化されても十分な電源マージンをもって半導体装置を動作させる必要がある。

[従來の技術]

ブ値と大きくずれることがあり、そのずれ分だけ 電源マージンが低下するという問題点があった。

本発明は上記問題点を解決するためになされた ものであって、その目的は電源配線の電源ドロップ値を配線長に対してほぼ線形的に変化させること とにより、電源配線の電源ドロップ値を見込み思 くすることができるともに、当初見込んだ電源 ドロップ値と実際の電源ドロップ値とのずれを小 さくすることができ、さらに内部レベルの均一化 を容易に行うことができる半導体装置を提供する ことにある。

【課題を解決するための手段]

第1図(a), (b)に本発明の一態様における原理説明図を示す。

基板 1 上の内部セル領域 2 は M 行 N 列の内部セル 3 を備えている。 同一電源の電源配線 5 は内部セル領域 2 の行方向において対向する一対の入出力セル領域 4 からぞれぞれ少なくとも 1 個以上最大(M-1) 個目の内部セル 3 まで延設されると

[発明が解決しようとする課題]

ところが、上記各電源配線24,25では内部 セル領域22におけるマクロの配置方法により電 造の流れ方に色々なケースが発生し、電源配線 24,25の電源ドロップ値は配線長に対して非 線形的に変化する。このため、特に削穀電力の大 きなマクロが集中して配置された場合、電源配線 の電源ドロップ値は当初見込んでいた電源ドロッ

ともに、各内部セル3に対する電源配線5の配線 漏れがなく、かつ、対向する一対の入出力セル領域4から延びる電源配線5が交差しないように形成されている。

[作用]

内部セル領域2において対向する一対の入出力 セル領域4から延びる同一電源の各電源配線5が 電源供給を受け待つ内部セル3のセル数が1 間以 上最大(M~1)個の範囲で決まっており、各電 原配線5には割当てられたセル数の内部セル3に 流れる電流以外の流れ込みがない。従って、各電 源配線5の電源ドロップ他の見込みが容易になり、 内部レベルの均一化も容易になる。

[異艇例]

以下、本発明をゲートアレイに具体化した一裏 施例を第2~8回に従って説明する。

尚、競明の便宜上、第1図と同様の構成につい ては周一の符号を付して説明を一部省略する。

特閒平3-250735(**3**)

第2図は基板」のほぼ4分の1の部分を示して おり、内部セル領域2には上側の人出力セル領域 4Aから電源VCC(正電廠)の複数の電源配線 6 が縦方向に延設され、各電源配線6は図示しない 内部セル領域2下側の入出力セル領域から延びる 他の同一電源の電源配線とは交わらない。又、内 郡セル領線2の左側の入出力セル領域4Bから電 源VBE!(負電源)の複数の電源配線7、及び電 源∨E62 (負電源)の複数の電源配線 8 が前記電 源配線6と異なる配線層において設方向に延設さ れ、各電源配線で、8も図示しない内部セル領域 2右側の人出力セル領域から延びる他の同一電源 の電源配線とは交わらない。

厠記複数の電源配線7、8の電源下において内 部セル領域 2 には内部セル 9 がm行れ列形成され るとともに、同じく電源配線で、8の電源下にお いて入出力セル領域4Bにはそれぞれ電源VEE1. VBP2 に対する電源変動補償親バイアスセル! C., 11が形成されている。これらの鬼際変動補償額 バイアスセル10、11からは、行方向(機方向)

このように、本実施例では電源VCCの各電源配 録 6 は縦方向に延設され、各電源配線 6 は入出力 セル領域するから引き出されるだけで、他の問一 電源の電源配線とは内部セル領域2では交わらず、 各、額組線 6 には割当てられた所定数の内部セル 9に流れる電流以外の潰れ込みがない。このため 第2図において 1、 2、 3、 · · · . m-1, n番 目の各内服セル9までの電源配線6による電源ド ロップ値をほぼ直線的に大きくすることができ、 内部セル3に掛かる電線VCCは第7図に示すよう にほぼ直線的に低くなる。

文、電源VEELの各電源配額で、及び電源VEE2 の各電源配線8についても人出力セル領域4Bか ら引き出されるだけで、それぞれ他の同一電源の 電源配線とは内部セル領域2では交わらず、各電 顔配線?、 8 には割当てられた所定数の内部セル 8に流れる電流以外の流れ込みがない。このため、 第2図において i , 2 , 3 , ・ ・ , n - i , n 番 目の各内部セル9までの電源配線 7、 8による省 誤ドロップ値をほぼ直線的に大きくすることがで

にある1個の各内部セル9に対して基準パイアス レベルVRCM1、VRCM2を供給する供給配線12。 13が設けられている。

第3図は電源変動補償銀パイアスセル10, 11と内部セル9との関係を示すものであり、内 部セル9は子パイアスセル)4.15とゲート回 路18とからなり、子パイアスセル16ほ供給配 鞭して、18を介してゲート回路16に基端バイ アスレベルVBB, VCS1 を供給し、子バイアスセ ルI5は供給配線19を介してゲート回路L6に ・毎郎パイアスレベルVCS2 を供給するようになっ ている。子パイアスセル14は第4図に示すよう に、電源配線8,7間に設けられた低抗RL~ R3、トランジスクT1~T3及びダイオード D 1、 D 2 からなり、子バイアスセル13は第5 | 図に示すように、電源配線 6 、 8 間に設けられた トランジスタT4,ダイオードD3及び低抗R4 からなる。又、ゲート回路16は第6図に示すよ うに、碧源配線6~8間に設けられた抵抗R5~ R9及びトランジスタT5~T9からなる。

き、内部セル9に掛かる電源VEEI , VEE2 の配 Æも第 B 図に示すようにほぼ直線的に高くなる。 従って、答配源配線6~8の電源ドロップ値の見 込みを容易に行うことができる。

又、各電線配線6~8の電源ドロップ値の異込 みが容易になることにより、内部シベルの均一化 も容易になる。即ち、内部セル領域の基準パイア スレベルVBB, VCSI, VCS2 、内部出力レベル VOUT のハイ及びローレベルを均一化するために は、電源VCCの電源配線(につながる抵抗尺) (第4図),抵抗R5(第6図)、電線Vモモタ の 電源配線でにつながる抵抗尺2、R3(第4図), 抵抗R8(第6図)、及び電源V5E2 の電源配線 8 につながる抵抗R4(第5図)、抵抗R9(第 6 図)を各種課配線 6 ~ 8 の電源ドロップ遊に応 じて調整してやればよい。第2四の例では抵抗 R 1 . R 5 卷 1 , 2 , 3 , · · · . m·l. m 行每 に、抵抗R2、R3、R4、R8、R9を1、2. 3, · · · · n -1, n列毎に調整を行えばよい。

問、上記英雄例では電源VCCの電源配線 6 を縦

特開平3-250735 (4)

綾方向にし、電源変動補償観パイアスセル10. た一実施例を示すものであり、 1.1を基板)の左右に配置しているが、電源配線 6を横方向に、推翻配練7、8を縦方向にし、電 爾変動構植親パイアスセル I O、 I I を基嵌 I の 上下に配置してもよい。

[発明の効果]

以上詳述したように、本発明によれば電源配線 の電源ドロップ値を配線長に対してほぼ線形的に 変化させることにより、異源配線の電源ドロップ 離を見込み易くすることができるとともに、当初 見込んだ電源ドロップ値と実際の電源ドロップ値 とのずれを小さくすることができ、さらに内部レ ベルの均一化を容易に行うことができる優れた妨 果がある。

4.図面の簡単な説明

第1図(a),(b)は本発明の一態様における原理説 明図、

方向に、電源 $V ext{ EEL}$ $: V ext{ EE2}$ の電源配線 7 . 8 を 第 $2 ext{ <math>\sim 8 ext{ }}$ 図は本発明をゲートアレイに具体化し

第2図はゲートアレイにおける電源配線とセル のレイアウト図、

第3図は電纜変動捕債機バイアスセルと内部セ ルの一例を示すプロック回路図、

第4.5図はそれぞれ子パイアスセルの一剣を 示す電気回路図.


第6図はゲート回路の一例を示す電気回路図、 第7、8図はそれぞれセル位置とセル印加電圧 との関係を示すグラフ、

第9、10図はそれぞれ従来の電源配線を示す レイアウト図である。

圏において、


- !は蘇板、
- 2は内部セル領域、
- 3は内部セル、
- 4 は入出力セル領域、
- 5 は電源配線である。

本発明の一種様における原理機関図



-170-

特關平 3-250735 (5)



特開平3~250735 (6)

